[1]
Джеин, П. і Акеше, Ш. 2013. Проектирование и оптимизация аналого-цифрового флеш преобразователя c использованием дополнительных транзисторов ожидания с логикой управления током. Вісті вищих учбових закладів. Радіоелектроніка. 56, 10 (Жов 2013), 13–27. DOI:https://doi.org/10.20535/S0021347013100026.