Открытый доступ Открытый доступ  Ограниченный доступ Доступ по подписке
Результаты моделирования выбранных методик для комбинированной функций ошибки и разрядности ЦАП 6

Анализ эффективности методик расстановки взвешивающих элементов на кристалле унарного цифро-аналогового преобразователя

Алексей Игоревич Константинов, Михаил Сергеевич Енученко, Александр Станиславович Коротков

Аннотация


Проведен обзор реализаций матриц взвешивающих элементов унарного ЦАП. Построена математическая модель унарного ЦАП, учитывающая систематическую ошибку. Проведено моделирование статических характеристик и сделан вывод о предпочтительных методиках формирования матрицы взвешивающих элементов для снижения нелинейности унарных ЦАП.

Ключевые слова


цифро-аналоговый преобразователь; унарная архитектура; систематическая ошибка; ЦАП

Полный текст:

PDF

Литература


Морозов, Д. В.; Енученко, М. С. Цифро-аналоговые преобразователи с унарной и сегментной архитектурами. Научно-технические ведомости СПбГПУ Информатика. Телекоммуникации. Управление, № 1, С. 81–86, 2013. URL: http://ntv.spbstu.ru/telecom/article/T1.164.2013_13/.

Енученко, М. С.; Морозов, Д. В.; Пилипко, М. М. Восьмиразрядный сегментный цифро-аналоговый преобразователь с повышенной скоростью преобразования. Проблемы разработки перспективных микро- и наноэлектронных систем — 2014. Сборник трудов под общ. ред. академика РАН А. Л. Стемпковского. — М.: ИППМ РАН, 2014. — Ч. IV. — С. 67–70.

Yenuchenko, M. S. Thermometric decoders for high resolution digital-to-analog converters. Proc. of IEEE NW Russia Young Researchers in Electrical and Electronic Engineering Conf., EIConRusNW, 2–3 Feb. 2016. — IEEE, 2016, P. 379–384. — DOI : https://doi.org/10.1109/EIConRusNW.2016.7448199.

Cong, Y.; Geiger, R. L. Switching sequence optimization for gradient error compensation in thermometer-decoded DAC arrays. IEEE Trans. Circuits and Systems II: Analog Digital Signal Processing, vol. 47, no. 7, p. 585–595, 2000. DOI: https://doi.org/10.1109/82.850417.

Yu, Zhongiun; Chen, Degang; Geiger, Randy. 1-D and 2-D switching strategies achieving near optimal INL for thermometer-coded current steering DACs. Proc. of 2003 Int. Symp. on Circuits and Systems, ISCAS, 25–28 May 2003. — IEEE, 2003, vol. 1, p. 909–912. DOI: https://doi.org/10.1109/ISCAS.2003.1205712.

Starzyk, Janusz A.; Mohn, Russell P. Cost-oriented design of a 14-bit current steering DAC macrocell. Proc. of 2003 Int. Symp. on Circuits and Systems, ISCAS, 25–28 May 2003. — IEEE, 2003, vol. 1, p. 965–968. DOI: https://doi.org/10.1109/ISCAS.2003.1205726.

Lee, Da-Huei; Kuo, Tai-Haur; Wen, Kow-Liang. Low-cost 14-bit current-steering DAC with a randomized thermometer-coding method. IEEE Trans. Circuits and Systems—II: Express Briefs, vol. 56, no. 2, p.137–141, 2009. DOI: https://doi.org/10.1109/TCSII.2008.2011606.

Lee, Da-Huei; Lin, Yu-Hong; Kuo, Tai-Haur. Nyquist-rate current-steering digital-to-analog converters with random multiple data-weighted averaging technique and QN rotated walk switching scheme. IEEE Trans. Circuits And Systems—II: Express Briefs, vol. 53, no. 11, p. 1264–1268, 2006. DOI: https://doi.org/10.1109/TCSII.2006.882355.

Palmers, Pieter; Wu, Xu; Steyaert, Michiel. A 130 nm CMOS 6-bit full Nyquist 3GS/s DAC. Proc. of IEEE Asian Solid-State Circuits Conf., 12–14 Nov. 2007. IEEE, 2007. — P. 348–351. DOI: https://doi.org/10.1109/ASSCC.2007.4425702.

Zeng, Tao; Chen, Degang. New sequence switching and layout technique for high-speed high-accuracy current-steering DACs. Proc. of IEEE 2009 National Aerospace & Electronics Conf., NAECON, 21–23 Jul. 2009. IEEE, 2009, p. 256–259. DOI: https://doi.org/10.1109/NAECON.2009.5426618.

Huang, Chun-Yueh; Hou, Tsung-Tien; Wang, Hung-Yu. A 12-bit 250-MHz current-steering DAC. Proc. of 6th Int. Conf. on ASICON, 24–27 Oct. 2005. IEEE, 2005, vol. 1, p. 411–414. DOI: https://doi.org/10.1109/ICASIC.2005.1611348.

Van der Plas, G. A. M.; Vandenbussche, J.; Sansen, W.; Steyaert, M. S. J.; Gielen, G. G. E. A 14-bit intrinsic accuracy Q/sub 2/ random walk CMOS DAC. IEEE J. Solid-State Circuits, vol. 34, no. 12, p. 1708–1718, 1999. DOI: https://doi.org/10.1109/4.808896.

Bastos, J.; Marques, A. M.; Steyaert, M. S. J.; Sansen, W. A 12-bit intrinsic accuracy high-speed CMOS DAC. IEEE J. Solid-State Circuits, vol. 33, no. 12, p. 1959–1969, 1998. DOI: https://doi.org/10.1109/4.735536.




DOI: http://dx.doi.org/10.20535/S0021347017050041

Метрики статей

Загрузка метрик ...

Metrics powered by PLOS ALM

Ссылки

  • На текущий момент ссылки отсутствуют.





© Известия высших учебных заведений. Радиоэлектроника, 2004–2017
При копировании активная ссылка на материал обязательна
ISSN 2307-6011 (Online), ISSN 0021-3470 (Print)
т./ф. +38044 204-82-31, 204-90-41
Условия использования сайта