Оптимизация мощности и задержки наноразмерного (4х1)-мультиплексора при использовании схемы удвоителя напряжения на КМОП структурах

Автор(и)

  • Пратик Джеин журнал "Известия вузов. Радиоэлектроника", India https://orcid.org/0000-0002-8191-9785
  • Шиам Акеше ITM университет, India

DOI:

https://doi.org/10.20535/S0021347016110017

Ключові слова:

наноразмерная структура, схема удвоителя напряжения на МОП-структурах, минимизация мощности утечки, схема с малым энергопотреблением на МОП-структурах, МОП-конфигурация, транзисторы ждущего режима

Анотація

В статье представлен высокоэффективный (4×1)-мультиплексор с малой утечкой и уменьшенной задержкой, снабженный схемой удвоителя напряжения на МОП-структурах, которая совмещена с расширенной МОП-конфигурацией транзисторов ждущего режима наноразмерной структуры. Оригинальная конструкция схемы удвоителя напряжения реализована в виде дополнительной схемы на выходе предложенной конструкции для ступенчатого увеличения напряжения. Это позволило удвоить выходное пиковое напряжение за счет переходных процессов положительного и отрицательного циклов. Это повышенное напряжение может использоваться в качестве стабилизированного источника питания для определенных целей. Наличие схемы удвоителя напряжения не является достаточным для улучшения общей эффективности предложенной конструкции (4×1)-мультиплексора. Для получения одновременной оптимизации по мощности рассеяния (мощность утечки) и длительности задержки схема удвоителя напряжения используется совместно с расширенной МОП-конфигурацией транзисторов ждущего режима. Для минимизации параметра мощности рассеяния, вызванной утечкой, введена схема удвоителя напряжения на МОП-структурах, совмещенная с расширенной конфигурацией транзисторов ждущего режима. Это позволило уменьшить избыточную мощность рассеяния схемы, обусловленную утечкой. Указанная дополнительная часть схемы позволяет получить необходимый уровень выходного напряжения у предложенного (4×1)-мультиплексора при улучшенных параметрах. Моделирование устройства осуществлялось при использовании технологии 45 нм. В результате мощность рассеяния, обусловленная утечкой, уменьшена до уровня примерно 55%, а характеристика задержки улучшена до требуемого уровня благодаря использованию схемы удвоителя напряжения на МОП-структурах совместно с улучшенной МОП-конфигурацией транзисторов ждущего режима. В статье представлены различные комбинации схемы удвоителя напряжения на МОП-структурах, реализованные на выходе (4×1)-мультиплексора.

Біографія автора

Пратик Джеин, журнал "Известия вузов. Радиоэлектроника"

ITM университет (2016)

Посилання

Verma N. A 65nm 8T sub-Vt SRAM employing sense-amplifier redundancy / Naveen Verma, Anantha P. Chandrakasan // IEEE Int. Solid-State Circuits Conf. Dig. of Tech. Papers, 11–15 Feb. 2007, San Francisco, CA. — IEEE, 2007. — P. 328–606. — DOI : http://dx.doi.org/10.1109/ISSCC.2007.373427.

Lotze N. A 62mV 0.13µm CMOS standard-cell-based design technique using schmitt-trigger logic / Niklas Lotze, Yiannos Manoli // Solid-State Circuits : IEEE Int. Conf., 20–24 Feb. 2011, San Francisco, CA : proc. — IEEE, 2011. — P. 340–342. — DOI : http://dx.doi.org/10.1109/ISSCC.2011.5746345.

Energy-efficient low-latency 600 MHz FIR with high-overdrive charge-recovery logic / Jerry C. Kao, Wei-Hsiang Ma, Visvesh S. Sathe, Marios Papaefthymiou // IEEE Trans. Very Large Scale Integration (VLSI) Systems. — Jun. 2012. — Vol. 20, No. 6. — P. 977–988. — DOI : http://dx.doi.org/10.1109/TVLSI.2011.2140346.

Ho Y. Design of a subthreshold-supply bootstrapped CMOS inverter based on an active leakage-current reduction technique / Yingchieh Ho, Chiachi Chang, Chauchin Su // IEEE Trans. Circuits Syst. II: Express Briefs. — Jan. 2012. — Vol. 59, No. 1. — P. 55–59. — DOI : http://dx.doi.org/10.1109/TCSII.2011.2174674.

Wang A. A 180-mV subthreshold FFT processor using a minimum energy design methodology / A. Wang, A. Chandrakasan // IEEE J. Solid-State Circuits. — Jan. 2005. — Vol. 40, No. 1. — P. 310–319. — DOI : http://dx.doi.org/10.1109/JSSC.2004.837945.

187 MHz sub-threshold-supply charge-recovery FIR / Wei-Hsiang Ma, Jerry C. Kao, Visvesh S. Sathe, Marios C. Papaefthymiou // IEEE J. Solid-State Circuits. — Apr. 2010. — Vol. 45, No. 4. — P. 793–803. — DOI : http://dx.doi.org/10.1109/JSSC.2010.2042247.

Lou J. H. A 1.5-V full-swing bootstrapped CMOS large capacitive-load driver circuit suitable for low-voltage CMOS VLSI / J. H. Lou, J. B. Kuo // IEEE J. Solid-State Circuits. — Jan. 1997. — Vol. 32, No. 1. — P. 119–121. — DOI : http://dx.doi.org/10.1109/4.553191.

Chong-Fatt L. Sub-1V bootstrapped CMOS driver for giga-scale-integration era / L. Chong-Fatt, Y. Kiat-Seng, S. S. Rofail // Electron. Lett. — Mar. 1999. — Vol. 35, No. 5. — P. 392–394. — DOI : http://dx.doi.org/10.1049/el:19990248.

Kil J. A high-speed variation-tolerant interconnect technique for sub-threshold circuits using capacitive boosting / Jonggab Kil, Jie Gu, Chris H. Kim // Low Power Electronics and Design : Int. Symp. ISLPED, 4–6 Oct. 2006, Tegernsee : proc. — IEEE, 2006. — P. 67–72. — DOI : http://dx.doi.org/10.1109/LPE.2006.4271809.

Garcia J. C. A single-capacitor bootstrapped power-efficient CMOS driver / J. C. Garcia, J. A. Montiel-Nelson, S. Nooshabadi // IEEE Trans. Circuits Syst. II: Express Briefs. — Sept. 2006. — Vol. 53, No. 9. — P. 877–881. — DOI : http://dx.doi.org/10.1109/TCSII.2006.880337.

Kim J.-W. Low-voltage bootstrapped CMOS drivers with efficient conditional bootstrapping / Jong-Woo Kim, Bai-Sun Kong // IEEE Trans. Circuits Syst. II: Express Briefs. — Jun. 2008. — Vol. 55, No. 6. — P. 556–560. — DOI : http://dx.doi.org/10.1109/TCSII.2007.916843.

Nanometer device scaling in sub-threshold logic and SRAM / Scott Hanson, Mingoo Seok, Dennis Sylvester, David Blaauw // IEEE Trans. Electron Devices. — Jan. 2008. — Vol. 55, No. 1. — P. 175–185. — DOI : http://dx.doi.org/10.1109/TED.2007.911033.

Calhoun B. H. Modeling and sizing for minimum energy operation in subthreshold circuits / B. H. Calhoun, A. Wang, A. Chandrakasan // IEEE J. Solid-State Circuits. — Sept. 2005. — Vol. 40, No. 9. — P. 1178–1186. — DOI : http://dx.doi.org/10.1109/JSSC.2005.852162.

Sethuram R. Leakage power profiling and leakage power reduction using DFT hardware / Rajamani Sethuram, Karim Arabi, Mohamed Abu-Rahma, // 29th IEEE VLSI Test Symp., 1–5 May 2011, Dana Point, CA : proc. — IEEE, 2011. — P. 46–51. — DOI : http://dx.doi.org/10.1109/VTS.2011.5783753.

Khouri K. S. Leakage power analysis and reduction during behavioral synthesis / K. S. Khouri, N. K. Jha // IEEE Trans. Very Large Scale Integration (VLSI) Systems. — Dec. 2002. — Vol. 10, No. 6. — P. 876–885. — DOI : http://dx.doi.org/10.1109/TVLSI.2002.808436.

Halter J. P. A gate-level leakage power reduction method for ultra-low-power CMOS circuits / J. P. Halter, F. N. Najm // Custom Integrated Circuits : IEEE Conf., 5–8 May 1997, Santa Clara, CA : proc. — IEEE, 1997. — P. 475–478. — DOI : http://dx.doi.org/10.1109/CICC.1997.606670.

Tuan T. Leakage power analysis of a 90nm FPGA / T. Tuan, B. Lai // Custom Integrated Circuits : IEEE Conf., 21–24 Sept. 2003 : proc. — IEEE, 2003. — P. 57–60. — DOI : http://dx.doi.org/10.1109/CICC.2003.1249359.

Chun J. W. A novel leakage power reduction technique for CMOS circuit design / Jae Woong Chun, C. Y. Roger Chen // SoC Design : Int. Conf. ISOCC, 22–23 Nov. 2010, Seoul : proc. — IEEE, 2010. — P. 119–122. — DOI : http://dx.doi.org/10.1109/SOCDC.2010.5682957.

Jalan A. Analysis of leakage power reduction techniques in digital circuits / Anup Jalan, Mamta Khosla // Annual IEEE India Conf. : INDICON, 16–18 Dec. 2011, Hyderabad : proc. — IEEE, 2011. — P. 1–4. — DOI : http://dx.doi.org/10.1109/INDCON.2011.6139374.

Yeap G. Practical Low Power Digital VLSI Design / Gary Yeap. — Kluwer Academic Publishers, 1998.

Li L. CMOS current mode logic gates for high-speed applications / Lisha Li, Sripriya Raghavendran, Donald T. Comer // VLSI Design : 12th NASA Symp., 4–5 Oct. 2005, Coeur d’Alene, Idaho, USA : proc. — 2005.

Allam M. W. Dynamic current mode logic (DyCML): a new low-power high-performance logic style / Mohamed W. Allam, Mohamed I. Elmasry // IEEE J. Solid-State Circuits. — Mar. 2001. — Vol. 36, No. 3. — P. 550–558. — DOI : http://dx.doi.org/10.1109/4.910495.

Ghafari P. Impact of technology scaling on leakage reduction techniques / Payam Ghafari, Mohab Anis, Mohamed Elmasry // Circuit and Systems : IEEE Northeast Workshop NEWCAS, 5–8 Aug. 2007, Montreal, Que : proc. — IEEE, 2007. — P. 1405–1408. — DOI : http://dx.doi.org/10.1109/NEWCAS.2007.4488021.

Roy S. Impact of runtime leakage reduction techniques on delay and power sensitivity under effective channel length variations / Sudip Roy, Ajit Pal // IEEE Region 10 Conf. TENCON, 19–21 Nov. 2008, Hyderabad : proc. — IEEE, 2008. — P. 1–6. — DOI : http://dx.doi.org/10.1109/TENCON.2008.4766400.

Khandelwal V. Leakage control through fine-grained placement and sizing of sleep transistors / V. Khandelwal, A. Srivastava // Computer Aided Design : IEEE/ACM Int. Conf. ICCAD, 7–11 Nov. 2004 : proc. — IEEE, 2004. — P. 533–536. — DOI : http://dx.doi.org/10.1109/ICCAD.2004.1382635.

Augsburger S. Combining dual-supply, dual-threshold and transistor sizing for power reduction / S. Augsburger, B. Nikolic // Computer Design: VLSI in Computers and Processors : IEEE Int. Conf., 2002 : proc. — IEEE, 2002. — P. 316–321. — DOI : http://dx.doi.org/10.1109/ICCD.2002.1106788.

Waste N. H. E. Principles of CMOS Design A Systems Perspective / Neil H. E. Waste, Kamran Eshraghian, 2nd ed. — Addison-Wesley Pub. Co., 1993.

Kumar D. Performance analysis of dynamic threshold MOS (DTMOS) based 4-input multiplexer switch for low power and high speed FPGA design / Deepak Kumar, Pankaj Kumar, Manisha Pattanaik // Integrated Circuits and System Design : 23rd Int. Symp. SBCCI, Sept. 2010 : proc. — New York, 2010. — P. 2–7. — DOI : http://dx.doi.org/10.1145/1854153.1854156.

Sylvester D. Future performance challenges in nanometer design / D. Sylvester, H. Kaul // Design Automation Conf. : Jun. 2001 : proc. — IEEE, 2001. — P. 3–8. — DOI : http://dx.doi.org/10.1109/DAC.2001.156098.

Sharma V. K. Comparison among different CMOS inverter for low leakage at different technologies / Vijay Kumar Sharma, Surender Soni // Int. J. Appl. Eng. Res. Dindigul. — 2010. — Vol. 1, No. 2. — URL : http://www.ipublishing.co.in/jarvol1no12010/EIJAER1021.pdf.

Singh A. K. Digital VLSI Design / Ajay Kumar Singh. — PHI Pub., Eastern Economy Edition, 2011.

Rajani H. P. Novel sleep transistor techniques for Low leakage power peripheral circuits / H. P. Rajani, Srimannarayan Kulkarni // Int. J. VLSI design & Commun. Syst. — 2012. — Vol. 3, No. 4. — P. 81–95. — DOI : http://dx.doi.org/10.5121/vlsic.2012.3408.

Rani M. J. Leakage power reduction and analysis of CMOS sequential circuits / M. Janaki Rani, S. Malarkann // Int. J. VLSI design & Commun. Syst. — 2012. — Vol. 3, No. 1. — URL : http://www.oalib.com/paper/2765755.

##submission.downloads##

Опубліковано

2016-11-23

Як цитувати

Джеин, П., & Акеше, Ш. (2016). Оптимизация мощности и задержки наноразмерного (4х1)-мультиплексора при использовании схемы удвоителя напряжения на КМОП структурах. Вісті вищих учбових закладів. Радіоелектроніка, 59(11), 3–18. https://doi.org/10.20535/S0021347016110017

Номер

Том 59 № 11 (2016)

Розділ

Оригінальні статті

Ліцензія

Авторське право (c) 2016 Известия высших учебных заведений. Радиоэлектроника

Издатель журнала Известия высших учебных заведений. Радиоэлектроника (сокр. "Известия вузов. Радиоэлектроника"), Национальный технический университет Украины "Киевский политехнический институт", учитывает, что доступ автора к его статье является важным как для самого автора, так и для спонсоров его исследований. Мы представлены в базе издателей SHERPA/RoMEO как зеленый издатель (green publisher), что позволяет автору выполнять самоархивирование своей статьи. Однако важно, чтобы каждая из сторон четко понимала свои права. Просьба более детально ознакомиться с Политикой самоархивирования нашего журнала.

Политика оплаченного открытого доступа POA (paid open access), принятая в журнале, позволяет автору выполнить все необходимые требования по открытому доступу к своей статье, которые выдвигаются институтом, правительством или фондом при выделении финансирования. Просьба более детально ознакомиться с политикой оплаченного открытого доступа нашего журнала (см. отдельно).

Варианты доступа к статье:

1. Статья в открытом доступе POA (paid open access)

В этом случае права автора определяются лицензией CC BY (Creative Commons Attribution).

2. Статья с последующим доступом по подписке

В этом случае права автора определяются авторским договором, приведенным далее.

  • Автор (каждый соавтор) уступает Издателю журнала «Известия высших учебных заведений. Радиоэлектроника» НТУУ «КПИ» на срок действия авторского права эксклюзивные права на материалы статьи, в том числе право на публикацию данной статьи издательством Аллертон Пресс, США (Allerton Press) на английском языке в журнале «Radioelectronics and Communications Systems». Передача авторского права охватывает исключительное право на воспроизведение и распространение статьи, включая оттиски, переводы, фото воспроизведения, микроформы, электронные формы (он- и оффлайн), или любые иные подобные формы воспроизведения, а также право издателя на сублицензирование третьим лицам по своему усмотрению без дополнительных консультаций с автором. При этом журнал придерживается Политики конфиденциальности.
  • Передача прав включает право на обработку формы представления материалов с помощью компьютерных программам и систем (баз данных) для их использования и воспроизводства, публикации и распространения в электронном формате и внедрения в системы поиска (базы данных).
  • Воспроизведение, размещение, передача или иное распространение или использование материалов, содержащихся в статье должно сопровождаться ссылкой на Журнал и упоминанием Издателя, а именно: название статьи, имя автора (соавторов), название журнала, номер тома, номер выпуска, копирайт авторов и издателя "© Национальный технический университет Украины "Киевский политехнический институт"; © автор(ы)".
  • Автор (каждый соавтор) материалов сохраняет все права собственника материалов, включая патентные права на любые процессы, способы или методы и др., а также права на товарные знаки.
  • Издатель разрешает автору (каждому соавтору) материалов следующее:
  1. Право пользоваться печатными или электронными вариантами материалов статьи в форме и содержании, принятыми Издателем для публикации в Журнале. Подробнее см. политики Оплаченного открытого доступа, подписки и самоархивирования.
  2. Право бесплатно копировать или передавать коллегам копию напечатанной статьи целиком или частично для их личного или профессионального использования, для продвижения академических или научных исследований или для учебного процесса или других информационных целей, не связанных с коммерческими целями.
  3. Право использовать материалы из опубликованной статьи в написанной автором (соавторами) книге, монографии, учебнике, учебном пособии и других научных и научно-популярных изданиях.
  4. Право использовать отдельные рисунки или таблицы и отрывки текста из материалов в собственных целях обучения или для включения их в другую работу, которая печатается (в печатном или электронном формате) третьей стороной, или для представления в электронном формате во внутренние компьютерные сети или на внешние сайты автора (соавторов).
  • Автор (соавторы) соглашаются, что каждая копия материалов или любая ее часть, распространенная или размещенная ими в печатном или электронном формате, будет содержать указание на авторское право, предусмотренное в Журнале и полную ссылку на Журнал Издателя.
  • Автор (соавторы) гарантирует, что материалы являются оригинальной работой и представлены впервые на рассмотрение только в этом Журнале и ранее не публиковались. Если материалы написаны совместно с соавторами, автор гарантирует, что проинформировал их относительно условий публикации материалов и получил их подписи или письменное разрешение подписываться от их имени.
  • Если в материалы включаются отрывки из работ или имеются указания на работы, которые охраняются авторским правом и принадлежат третьей стороне, то автору необходимо получить разрешение владельца авторских прав на использование таких материалов в первом случае и сделать ссылку на первоисточник во втором.
  • Автор гарантирует, что материалы не содержат клеветнических высказываний и не посягают на права (включая без ограничений авторское право, права на патент или торговую марку) других лиц и не содержат материалы или инструкции, которые могут причинить вред или ущерб третьим лицам. Автор (каждый соавтор) гарантирует, что их публикация не приведет к разглашению секретных или конфиденциальных сведений (включая государственную тайну). Подтверждением этого является Экспертное заключение (см. перечень документов в Правила для авторов).
  • Издатель обязуется опубликовать материалы в случае получения статьей положительного решения редколлегии о публикации на основании внешнего рецензирования (см. Политика рецензирования).
  • В случае публикации статьи на английском языке в журнале «Radioelectronics and Communications Systems» (Издатель: Аллертон Пресс, США, распространитель Springer) автору (соавторам) выплачивается гонорар после выхода последнего номера журнала года, в котором опубликована данная статья.
  • Документ Согласие на публикацию, который подают русскоязычные авторы при подаче статьи в редакцию, является краткой формой данного договора, в котором изложены все ключевые моменты настоящего договора и наличие которого подтверждает согласие автора (соавторов) с ним. Аналогичным документом для англоязычных авторов является Copyright Transfer Agreement (CTA), предоставляемый издательством Allerton Press.
  • Настоящий Договор вступает в силу в момент принятия статьи к публикации. Если материалы не принимаются к публикации или до публикации в журнале автор (авторы) отозвал работу, настоящий Договор не приобретает (теряет) силу.