Алгоритмы кодирования внутренних состояний конечного автомата, ориентированные на снижение потребляемой мощности

Автор(и)

  • Томаш Гжесь Белостокский политехнический университет, Poland
  • Валерий Васильевич Соловьев Белостокский политехнический университет, Poland
  • Ирина Равильевна Булатова Белостокский политехнический университет, Poland

DOI:

https://doi.org/10.20535/S0021347010050067

Ключові слова:

снижение потребляемой мощности, конечный автомат, кодирование внутренних состояний, low-power design, power minimization, finite state machine, state assignment

Анотація

Предложены новые алгоритмы кодирования внутренних состояний конечного автомата, позволяющие снизить потребляемую мощность проектируемых последовательностных устройств. Представленные алгоритмы основаны на решении задачи минимизации активности переключения элементов памяти автомата, что непосредственно приводит к снижению потребляемой мощности. Предложены последовательный и итерационный алгоритмы кодирования внутренних состояний конечного автомата, нацеленные на снижение потребляемой мощности. Проведенные экспериментальные исследования подтверждают значительное снижение потребляемой мощности в устройствах, проектируемых с использованием описанных алгоритмов кодирования, по сравнению с известными подходами.

Посилання

Koegst M. State assignment for FSM low power design / M. Koegst, G. Franke, K. Feske // European Design Automation : Conf., 2003, Geneva : proc. of conf. — [s. l.], 2003. — P. 28–33.

Roy K. Circuit activity based logic synthesis for low power reliable operations / K. Roy, S. C. Prasad // IEEE Trans. Very Large Scale Integration (VLSI) Systems. — 1993. — Vol. 1, No. 4. — P. 503–513.

Benini L. State assignment for low power dissipation / L. Benini, G. DeMicheli // IEEE J. Solid-State Circuits. — 1995. — Vol. 30, No. 3. — P. 259–268.

Freitas A. T. Implicit resolution of the Chapman–Kolmogorov equations for sequential circuits: An application in power estimation / A. T. Freitas, A. L. Oliveira // Design, Automation and Test : Europe Conference and Exhibition (DATE) : proc. of conf. — 2003. — P. 10764–10769.

Tsui C.–Y. Power estimation methods for sequential logic circuits / C.–Y. Tsui, J. Monteiro, M. Pedram, [et al.] // IEEE Trans. Very Large Scale Integration (VLSI) Systems. — 1995. — Vol. 3, No. 3. — P. 404–416.

Pedram M. Power simulation and estimation in VLSI circuits / M. Pedram // The VLSI Handbook / Ed. by W–K. Chen. — [s. l.] : CRC Press; IEEE Press, 1999.

Yang S. Logic synthesis and optimization benchmarks user guide: Version 3.0. / S. Yang. — North Carolina : Microelectronics Center of North Carolina, 1991. — 43 p.

Опубліковано

2010-05-06

Як цитувати

Гжесь, Т., Соловьев, В. В., & Булатова, И. Р. (2010). Алгоритмы кодирования внутренних состояний конечного автомата, ориентированные на снижение потребляемой мощности. Вісті вищих учбових закладів. Радіоелектроніка, 53(5), 46–55. https://doi.org/10.20535/S0021347010050067

Номер

Розділ

Оригінальні статті